IT程序员软件技术个人博客

发布日期：2023-09-28 01:06:12 浏览次数：394 分类：技术文章

还是一个小练习，刚了解了PID的用法，在之前云台追踪的基础上进行改进，目前只想出了闭环控制，其它更加精妙的控制还需要多加思考学习。关于基础的云台实时追踪色块思路可以看这一篇：这里仅对其中的一些代码进行了更进，其余基础逻辑仍然相同。 1. 首先先进行舵机的类定义和初始化两个舵机，这里已经开始定义PID的值了 kp, ki, kd 虽然这是简单的位置PID，我除了p，仍然设置了另外两个，以便查看测......

阅读正文

k8s的yaml文件中kind类型详解

发布日期：2023-09-28 01:06:56 浏览次数：118 分类：技术文章

k8s的yaml文件中kind类型详解在Kubernetes（k8s）的YAML语法中，kind是一种重要的关键字，它用于指定Kubernetes资源的类型。根据Kubernetes官方文档，以下是kind可能的取值： Deployment：用于定义应用程序的声明式更新。 StatefulSet：用于有状态应用程序的声明式更新和管理。 DaemonSet：用于在集群中运行一个pod的声明式更新和......

阅读正文

K210学习笔记（7-机器视觉3）

发布日期：2023-09-28 01:05:27 浏览次数：68 分类：技术文章

一、模型训练与使用：软件准备：图像处理：image_tool软件，用来完成对于图像的批量修改软件提取码：链接：https://pan.baidu.com/s/1KlkO6lmtl5w2Go2mEX_Dbg?pwd=jxfg 提取码：jxfg labelimg：这个自求多福，跟着别人的下载教程走就行。。。用来对图像进行标注。实操：首先在桌面新建一个文件夹，文件名称为practice（这......

阅读正文

kafka-- Kafka基本配置参数讲解

发布日期：2023-09-28 01:07:40 浏览次数：68 分类：技术文章

Kafka基本配置参数讲解参数文件：$KAFKA_HOME/config/server.properties ◆zookeeper.connect — zk集群地址，用逗号隔开 ◆listeners — kafka监听的客户端地址列表，用的比较少 ◆broker.id — 指定kafka集群中的唯一标识 ◆log.dir和log.dirs — kafka所有的消息都需要保存到磁盘上面，有lead......

阅读正文

VAD打断方案

发布日期：2023-09-28 05:59:18 浏览次数：68 分类：技术文章

什么是打断打断，就是机器人说话的时候，用户没等机器人说完，就开始说话。一般做法是检测到用户声音持续100-200ms就停止机器人说话，这样存在一个弊端，就是如果噪音很大的环境（本公司2022年开发的噪音人声识别算法直接集成VAD已经彻底解决噪音打断问题），或者用户身边有人说话，会导致错误的打断，本文主要介绍几个方法，来避免这个问题。防干扰等级(只start_vad支持) start_vad函数......

阅读正文

K210学习笔记（6-机器视觉-2）

发布日期：2023-09-28 01:01:16 浏览次数：66 分类：技术文章

一、颜色识别：基础知识： MaixPy集成了RGB565颜色识别find_blobs函数，主要是基于LAB颜色模型，其位于image模块下，因此直接对拍摄到的图片进行处理。构造函数： image.find_blobs(thresholds[, invert=False[, roi[, x_stride=2[, y_stride=1[, area_threshold=10[, pixels_th......

阅读正文

VLAN的学习

发布日期：2023-09-29 23:58:58 浏览次数：2 分类：技术文章

文章目录 VLAN 的概念与优势 VLAN的主要作用是分割广播域 VLAN优势：控制广播增强网络安全性简化网络管理广播域：是网络中能接收到同一个广播的所有节点的集合 VLAN分为：静态VLAN：基于端口划分动态VLAN：基于MAC地址划分 VLAN ID的范围： VLAN ID 范围用途 0，4095 仅限系统使用，用户不能够查看和使用 1 默认VLAN 2-4094 为用户可自由......

阅读正文

Verilog重定时实现时序优化-针对FPGA

发布日期：2023-09-28 23:34:18 浏览次数：1 分类：技术文章

Verilog重定时实现时序优化-针对FPGA 随着现代集成电路的快速发展，FPGA被广泛应用于信号处理、图像处理以及数字电路设计等领域。在FPGA设计中，由于时钟信号频率的限制和管脚布局的限制，时序优化显得尤为重要。Verilog重定时可以帮助我们优化电路时序，以便更好地满足性能和功耗的要求。在进行Verilog重定时实现时序优化之前，需要了解一些基本概念，其中包括：时序路径、时钟周期、时序约......

阅读正文

verilog错误及解决方法

发布日期：2023-09-28 23:34:49 浏览次数：1 分类：技术文章

verilog错误及解决方法 1.Identifier must be declared with a port mode: acount. 端口定义存在问题未定义acount,bcount为输出还是输出： odule traffic(clk,en,lampa,lampb,acount,bcount);input clk;input en;output [3:0] lampa;output [3......

阅读正文

verilog键盘输入示例代码及分析（摩尔型有限状态机）

发布日期：2023-09-28 23:35:19 浏览次数：1 分类：技术文章

往昔鸳鸯戏水，而今不相依偎，美景良辰纵然抚媚亦徒留伤悲。----《美人画卷》本代码是一生一芯项目中，南京大学nvboard开源项目键盘扫描示例代码。我们抛开上层连接不谈，分析一下这个代码。同时我自己也理清一下思路，不然总是感觉些许混乱，或者说，明明用51单片机写的时序接收这么好理解，为什么这个程序我没有一眼看出来他在干什么。因为这段代码本身确实蕴含着一个设计思想，请务必读到最后。南京大学数电实......

阅读正文

关于作者

喝酒易醉，品茶养心，人生如梦，品茶悟道，何以解忧？唯有杜康！

-- 愿君每日到此一游！

关于作者

推荐文章