本文共 885 字，大约阅读时间需要 2 分钟。

同步复位进行设计

带同步复位的可加载触发器硬件实现。

同步复位的优点

1. 同步复位一般能确保电路100%同步的。
2. 同步复位会综合为更小的触发器，特别在该复位信号被触发器的输入逻辑门控时。
3. 同步复位确保复位只发生在有效时钟沿。时钟可以作为过滤掉复位毛刺的手段。

同步复位的缺点

1. 同步复位可能需要一个脉冲展宽器，以保证复位信号能出现在时钟有效沿处。在进行多时钟设计时，也可以用一个小计数器来保证具有指定周期的复位脉冲宽度。
   
2. 同步复位需要时钟信号以复位信号。在出于节省功耗的目的而使用门控时钟时，就可能出现问题。在复位信号发生时，时钟可能关闭。这种情况下只能使用异步复位，并在时钟恢复前移除复位信号。

异步复位进行设计

异步复位可加载触发器的硬件实现。

异步复位的优点

1. 保证数据路径上是干净的。
2. 复位不依赖于时钟信号。

异步复位的缺点

1. 在DFT时，如果异步复位信号不能直接被I/O引脚驱动，就必须将异步复位线路与复位驱动器断开以保证DFT扫描和测试的正确。
2. 产生复位信号不存在问题，但是撤离时就出现了问题。如果异步复位在触发器时钟有效沿附近释放，触发器的输出就会进入亚稳态。
3. 异步复位一般由板级或系统复位所产生的噪声或毛刺引发的伪复位。需要设计毛刺过滤器来消除复位电路上的毛刺影响。

异步复位同步释放

移除系统中的异步复位会使芯片进入不稳定的未知状态。因此可以采用异步复位同步你释放电路解决此问题。