Makefile 文件中的:obj-$(CONFIG_TEST) += test.o,这一类的是什么意思?
发布日期:2021-06-30 18:55:32 浏览次数:2 分类:技术文章

本文共 516 字,大约阅读时间需要 1 分钟。

1、obj-$

$(CONFIG_TEST) 是一个整体,$(bbb)表示引用变量 bbb

比如定义 CONFIG_TEST=y

 $(CONFIG_TEST) 就是 y

   obj-$(CONFIG_TEST) 就是 obj-y

  又比如定义 CONFIG_TEST=m

 $(CONFIG_TEST) 就是 m

   obj-$(CONFIG_TEST) 就是 obj-m

obj-y += foo.o 该例子告诉Kbuild在这目录里,有一个名为foo.o的目标文件。foo.o将从foo.c 或foo.S文件编译得到。

例子:

obj-$(CONFIG_FOO) += foo.o $(CONFIG_FOO)可以为y(编译进内核) 或m(编译成模块)。如果CONFIG_FOO不是y 和m,那么该文件就不会被编译联接了
除了y、m以外的obj-x 形式的目标都不会被编译。
除了obj-形式的目标以外,还有lib-y library 库、hostprogs-y 主机程序等。

 

2、objs用法

obj-y = main.o
main-objs := a.o   \  b.o \     c.o
将a.c b.c c.c三个文件编译后链接生成main.o

 

转载地址:https://linus.blog.csdn.net/article/details/87854888 如侵犯您的版权,请留言回复原文章的地址,我们会给您删除此文章,给您带来不便请您谅解!

上一篇:Kconfig中的“depends on”和“select”
下一篇:GPG96244QS1屏驱动难题

发表评论

最新留言

初次前来,多多关照!
[***.217.46.12]2024年04月30日 14时32分10秒